资料下载
使用FPGA实现类AES分组密码统一框架的详细资料说明
分享资料个
通过将AES算法模块化、运算一般化，给出了类AES算法的统一框架。在此框架下不仅可以同时实现AES的加密、解密，而且可以通过外部参数动态设定分组算法，使得密码算法的使用更加灵活、安全。给出了算法的FPGA实现。结果表明设计方案可行，速度较高。
Kerckhoffs假设秘密必须全寓于密钥中，算法的安全性不依赖于算法实现细节的保密。但是在实际应用中，一方面诸多密码算法（DES，IDEA，Blowfish等）或多或少存在弱密钥，另一方面算法实现细节公开，被片面理解为算法结构固定，而固定的算法结构不利于算法硬件实现芯片的更新换代，在实用中存在安全隐患。
近年来，基于可重构技术的密码算法硬件实现研究成为密码学界的热点问题之一，其研究内容大多集中在多个密码算法的整合实现、密码算法实现效率等方面。
本文借鉴可重构思想，将密码算法模块化，使得传统密钥扩展为算法密钥和数据密钥，有效拓展了Kerckhoffs假设的内容。文中基于AES算法，具体给出了类AES算法的统一框架。在不改变电路的前提下，通过算法密钥的设定，灵活切换密码算法，特别地可以在此框架下同时实现AES的加密和解密算法。算法可选择范围大，并且硬件实现吞吐率较高。本设计与实现方式的好处在于：以牺牲一定的算法实现效率，换取算法应用的灵活性，提高了算法的硬件实现灵活性和应用安全性。对密码算法的设计与实现思路进行了新的有益尝试。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
