资料下载
×
PCB绕等长之“同组同层”资料下载
消耗积分:0 |
格式:pdf |
大小:422.82KB |
2021-04-05
分享资料个
中介绍过了绕线方式带来的延时误差，从而导致等长失配。这次我们再来看另外一个常常被忽略的点，关于“同组同层”。
同组同层，最容易理解的原因之一是过孔长度带来的误差。
假设有这样一组信号中，信号中大多数信号线都是从顶层出线，直接连接到同样位于顶层的接收端。但就像下图中那样，偏偏有一个秀儿，先是打了一个过孔换层到底层，然后又换层到顶层再走到接收端。这样这个秀儿的总长度就比正常走线长了2个过孔的长度，如果板厚1.6MM，那么长度偏差就是约130mil。
但这个只是一个小问题，软件就可以很简单的就帮我们给避规掉，比如在ALLEGRO中勾选Z Axis Delay后软件就会根据你的叠层信息将过孔的长度计算到总长度中，从而校正长度误差。
但也有一些是无法校正的，比如过孔呈现容性，从而对延时的阻碍等。这个不是这次文章的关注点，暂不分析。
对于这些软件能够轻易解决的，通常都不是我们要重点分析的。这次我们重点分析同组同层的另一个作用，关于信号在不同层的传播速度。
在以前的内容中，我们通常会说信号的速度大约是1PS传播6mil,但这是一个非常粗糙的数据。
举个简单的例子，我们在某阻抗计算工具中快速的计算一下，看看同样在50Ω阻抗的情况下表层和内层的速度差异：
根据信号传输1in所需要的时间，可以算出表层大概为6.7mil/ps，内层约为5.7mil/ps。
答案已经呼之欲出了，假设这段线需要传输1000ps，那么表层走线和内层走线的长度差异就达到了1000mil。相比而已过孔那点长度差就有点微不足道了。
本着“严谨”的态度，我们还是做一下仿真，来看看实际情况是不是这样。
这次的DEMO板是两根长度约为2500mil的走线，一个走在表层，一个走在内层，阻抗均为50。
利用SIGRITY进行S参数的提取，并保存S参数。
搭建仿真电路：
对比信号在接收端电压上升到同样幅度的时间，就可以判断信号抵达的时间。
分析上面这张图，两个信号在接收端幅度达到0.5V时，表层走线用时438.5ps，内层走线用时480.2ps。两者差距约42ps按照6mil/ps的传播速度简易公式换算下来约250mil。
这段走线长度为2500mil，按照比例完美契合了我们用SI9000计算出传播速度时的理论分析。
因此表层传输和内层传输速度带来的差异是非常明显的，为了减小这种差异，最好的办法就是同组同层，需要等长的信号走在同一个层，这样就可以避免传播速度带来的差异。
当然还有一点需要注意的是，同组同层也意味一个分组内的信号，换层打过孔的区域也应该尽量集中。像是下面这种为了同组同层，而同组同层是没有多大意义的。
最后造成表层和内层传播速度差异的原因在于表层走线部分磁场分散在空间中，空气的介电常数更低，因此会有更快的传播速度。
相关阅读：
本文转载自： PCB设计与信号完整性仿真（作者：十四岁的十四 ）
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理。
(mbbeetchina)
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
