资料下载
×
当面试问到信号完整性，你要怎么答资料下载
消耗积分:5 |
格式:pdf |
大小:181.45KB |
2021-04-11
张敏
分享资料个
记得有一次面试，面试官看了我的简历，我的简历上有介绍到我有高速电路板的设计经验。于是他们就问:”能谈谈你如何理解信号完整性的吗?”当时没有做什么准备，没有去查看过信息完整性的相关资料，更不知道信号完整性的具体定义是什么。我思考了一下，回想起设计高速PCB的相关操作，注意事项。然后就说:”信号完整性包括几方面的内容，具体有信号反射，信号串扰，信号延时和时序错误。信号反射体现在哪里呢？主要体现在原理图上有些地方要设计成端接，PCB设计时，高速线要等宽，不能突变，要有一个完整的参考平面，不能跨平面。单端要做50欧姆，差分要等宽，等距和等长，阻抗要做100欧姆。这样设计是为了防止信号反射的产生。
信号串抗体现在哪里呢？主要体现在设计PCB时，走线要遵守3W原则，或者是某些高速走线做包地处理。这样设计是为了防止线与线之间产生信号串扰的产生。
时序错误又体现在哪里呢？主要体现在DDR走线设计时要做等长匹配处理，总体原则是：地址，控制/命令信号与时钟做等长。DQ/DM信号与DQS做等长。为什么要做等长呢？主要是要让同组信号同时到达接收端，好让接收芯片能够同时处理这些信号。这样的设计就达到了防止时序错误的目的。
以上就是我对信号完整性的理解，可能不是很标准的理解，如果有错误，请批评指正，谢谢。”
面试官听了，露出了满意的笑容，点了点头。
(mbbeetchina)
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
