资料下载
×
cortex m3/m4处理器的复位设计
消耗积分:2 |
格式:pdf |
大小:0.14 MB |
2021-12-04
分享资料个
cortex m3/m4处理器在复位层面总体上可以划分为core和debug logic两部分。core部分包括处理器内核(core)以及NVIC，BUS Matrix，MPU的非debug部分。debug logic部分包括debug模块(SWD接口，ETM, AHB-AP, TPIU等)以及NVIC，BUS Matrix，MPU的debug部分。下文中，用core代指core部分，debug代指debug部分。除JTAG的reset信号nTRST外，cortex m3/m4相关的复位信号主要有四个：
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
