介绍Cadence Verilog仿真器, 内容包括:
–设计的编译及仿真
–源库(source libraries)的使用
–用Verilog-XL命令行界面进行调试
–用NC VerilogTcl界面进行调试
–图形用户界面(GUI)调试
–延时的计算及反标注(annotation)
–性能仿真描述
–如何使用NC Verilog仿真器进行编译及仿真
–如何将设计环境传送给NC Verilog
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部7条评论
快来发表一下你的评论吧 !