随着集成电路工艺进入深亚微米阶段后电路复杂度的不断提高特别是片上系统的不断发展主要包括验证测试和制造测试的芯片测试正在面临着巨大的挑战传统的使用自动测试设备的测试方法越来越不能满足测试需要各种用于提高芯片可测试性的可测性设计方法被提出其中逻辑内建自测试方法已经被证明为大规模集成电路(VLSI)和SOC 测试的一项有效的可测试性设计方法文章首先对Logic BIST 的基本原理结构进行介绍然后对其在实践应用中的一些难点问题进行详细分析最后给出针对一款高性能通用处理器实验的结果
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉