通过采用
锁相环(PLL ) 技术实现了射频载波的跳频扩频(FHSS) , 跳变载波相噪小于- 98 dBcöH z@1kHz, 杂散抑制大于70 dB, 收发端隔离度大于105 dB; 声表面波(SAW ) 匹配滤波器保证了20M bp s 的直接序列扩频(DSSS) 信号的实时解扩, SAW 固定延迟线实现了延迟差分解调与解码。导出采用2 阶有源比例积分器作为PLL 频率合成器的低通滤波器的环路中相位边界与环路衰减系数之间的数学关系式。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉