资料下载
电源完整性设计详解
jf_67110935
分享资料个
芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计 数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量 越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯 片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然 引起电源噪声在芯片内部的传递。 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差 别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一 些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门 电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪 声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片 外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。 除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪 声会影响晶振、PLL、DLL 的抖动特性，AD 转换电路的转换精度等。解释这些问题需要非常 长的篇幅，本文不做进一步介绍，有兴趣的可以关注于博士信号完整性研究网，我会在后续 文章中详细讲解。 由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产 生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电 源系统更加稳健。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
