×

VHDL语言在状态机电路中的设计

消耗积分:0 | 格式:pdf | 大小:1.49 MB | 2011-07-18

分享资料个

 

简要介绍了VHDL语言进行工程设计的优点，并详细说明了利用VHDL语言设计状态机电电路的过程，最后进行了仿真，仿真结果证明该设计能够实现状态机电路的功能。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !