×

基于FPGA的RSA加密芯片设计与实现

消耗积分:0 | 格式:pdf | 大小:1.75MB | 2023-11-03

王越建

分享资料个

简介：本文的设计原型在Cyclone系列EPIC20F324C8器件上实现并进行了验证，在197．78MHz的时钟频率下，512／1024位的RSA加解密速度分别可达369．0Kbit／s和93．3Kbi以，共占用8915个LE和8501 RAMbit，在保证了高运算速度的前提下大幅度节省了硬件资源。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !