×

基于VHDL 的I2C 总线控制核设计

消耗积分:5 | 格式:rar | 大小:222 | 2009-05-16

分享资料个

从状态机的角度，介绍一种I 2C 控制核的VHDL 设计方法。将其嵌入到FPGA 中， 用于实现与TMS320C6000 系列DSP 的接口，并配合DSP 的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案，详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL 代码。此外，介绍I2C 控制核与DSP 相互通信中断处理机制的VHDL 实现方法。最后， 给出在Xilinx 公司的ISE6.1+ModelSimXE5.7c 软件平台中进行EDA 的综合结果与时序仿真图。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !