资料下载
×
逻辑设计工程师、IC_automation设计工程师笔试题
消耗积分:0 |
格式:rar |
大小:70.4 KB |
2012-05-24
Kelly Yang
分享资料个
逻辑设计工程师、IC automation设计工程师笔试题 威盛(VIA)2007最新考题
1、ASIC flow 写出几个流程,并用2-3句话简介,然后列出相应的2-3个EDA tools
2、名词解释
FIFO，SETUP/HOLD TIME,CPLD，Cache，DFT，RSIC，RTC，P&R。。
3、写出半加器和全加器的区别
写出全加器的布尔式，并用逻辑门表示出来
用全加器和半加器组成一个2位超前加法器
4、计算一个电路的建立保持时间。。。。
5、画状态图，不用写代码，关于南桥北桥的状态转换，并按要求做优化
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(1)
发评论
-
a1032077316
2014-09-22
0 回复 举报看看，谢谢分享 收起回复
- 相关下载
- 相关文章
