资料下载
×
VerilogHDL那些事儿_建模篇（for DB4CE15）
消耗积分:1 |
格式:pdf |
大小:8238KB |
2015-05-26
xpfwq
分享资料个
学习 Verilog HDL 和 FPGA 之间，始终会出现一组群体，他们都是徘徊在学习的边缘。在他们的心中一直回响着这样的一个问题：“我在学什么，为什么不管我怎么学，我都没有实感 ... ” 没错这就是初学 Verilog HDL + FPGA 的心声。在众多的 Verilog HDL 参考书，隐隐约约会会出现这样的一个“建模”。建模在 VerilogHDL 的世界里是一个重要的基础，笔者始终无法明白，为什么参考书们怎么都不甘情愿的好好描述它们。“建模”顾名思义就是“模块建立”的省略。FPGA 的逻辑资源，好比乐高的积木，要组合乐高就是需要工具，那 Verilog HDL 就是 FPGA 建模的工具。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(2)
发评论
-
商周
2019-05-04
0 回复 举报感谢楼主的分享，打算入手FPGA 收起回复
-
电科还
2016-11-30
0 回复 举报来看看，，，，，，？？？？？ 收起回复
- 相关下载
- 相关文章
