×

应用于14bitSARADC的高精度比较器的设计

消耗积分:3 | 格式:pdf | 大小:394KB | 2015-07-24

Mortal123

分享资料个

基于预防大锁存理论, 设计了一款带有三级前置运算放大器和 latch 再生电路的高精度比较器.为了实现 高精度, 采用了输入失调储存(IOS)和输出失调储存(OOS)级联的消失调方法, 有效降低了比较器的输入失调电 压.传统的比较器动态失调测试方法非常耗时, 为此采用新的带负反馈网络的动态失调测试电路, 从而大大提高了 比较器的设计和仿真效率.Hhnec CZ6H(0 .35 μm)工艺下, 仿真表明, 比较器能够分辨的最小信号为 33 .2 μV , 满 足 14 bit SAR ADC 对比较器的性能要求。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !