资料下载
×
利用Allegro实现嵌入式系统高速电路设计
消耗积分:10 |
格式:rar |
大小:198 |
2009-08-26
分享资料个
本文首先简述了高性能ARM9微处理器EP9315集成的外设接口及硬件结构框架，提出了当前高速电路设计中的问题；然后，详细介绍了利用Allegro实现嵌入式系统中SDRAM和IDE总线接口的电路设计；最后以Cirrus Logic公司的CS8952为例，阐述了物理层接口芯片的布线准则及其在Allegro中的实现。
关键词：嵌入式系统； Allegro；等长；差分对；阻抗控制
随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率
达到100 MHZ 以上,传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作，以ARM9 微处理器EP9315 为核心的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的SDRAM 和IDE 等长走线、关键信号的阻抗控制和差分走线是本文的重点,同时以cirrus logic 公司的网络物理层接口芯片cs8952 为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电路设计提供了一种可借鉴的方法。
关键词：嵌入式系统； Allegro；等长；差分对；阻抗控制
随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率
达到100 MHZ 以上,传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作，以ARM9 微处理器EP9315 为核心的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的SDRAM 和IDE 等长走线、关键信号的阻抗控制和差分走线是本文的重点,同时以cirrus logic 公司的网络物理层接口芯片cs8952 为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电路设计提供了一种可借鉴的方法。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
