资料下载
×
DDS有关名词解释
消耗积分:5 |
格式:rar |
大小:433 |
2009-09-03
分享资料个
DDS有关名词解释:1． 参考时钟/系统时钟(REFERENCE CLOCK / SYSTEM CLOCK )
参考时钟就是DDS 的输入时钟频率。
系统时钟就是DAC 的采样率，频率越高，能够输出的频率也就越高，输出频率应小于40%系统时钟频率。如果不使用内部PLL 倍频器，参考时钟就等于系统时钟，如果使用PLL 倍频器（倍频系数为M）或者分频器（分频系数为R），那么系统时钟为参考时钟×M 或者参考时钟÷R。
2． 频率控制字(Frequency Tuning Word）
频率控制字的值M 决定了输出频率， 。频率控制字位数（N）越高，输出频率的分辨率就越高，频率分辨率为Fc/2N。
3． DAC 输出电压范围 （Voltage Compliance Range）
对于电流输出型DAC，DAC 的输出电压必须在一定范围之内。输出电流在负载上建立的电压的值，一定要在这个范围之内。否则，输出级有可能会损坏。
4． 无杂散动态范围（SFDR）
无杂散动态范围(SFDR)是信号RMS 值与一定带宽内最大杂散频谱分量RMS 值的比率，
可以分为宽带的SFDR（wideband SFDR）和窄带的SFDR（Narrowband SFDR），这里宽带的定义通常为从直流一直到奈奎斯特频率（即系统主频一半），窄带的频宽一般为±15KHz，±50KHz, ±250KHz, ±1MHz 等。
5． 残留相位噪声（Residual Phase Noise）
给定输出频率的条件下，一定频偏位置上的1Hz 带宽内的噪声功率与输出信号功率的比值，单位为dBc/Hz@xkHz。
表 1 为AD9956 输出19.7MHz 时候，不同频偏的情况下的相位噪声。
参考时钟就是DDS 的输入时钟频率。
系统时钟就是DAC 的采样率，频率越高，能够输出的频率也就越高，输出频率应小于40%系统时钟频率。如果不使用内部PLL 倍频器，参考时钟就等于系统时钟，如果使用PLL 倍频器（倍频系数为M）或者分频器（分频系数为R），那么系统时钟为参考时钟×M 或者参考时钟÷R。
2． 频率控制字(Frequency Tuning Word）
频率控制字的值M 决定了输出频率， 。频率控制字位数（N）越高，输出频率的分辨率就越高，频率分辨率为Fc/2N。
3． DAC 输出电压范围 （Voltage Compliance Range）
对于电流输出型DAC，DAC 的输出电压必须在一定范围之内。输出电流在负载上建立的电压的值，一定要在这个范围之内。否则，输出级有可能会损坏。
4． 无杂散动态范围（SFDR）
无杂散动态范围(SFDR)是信号RMS 值与一定带宽内最大杂散频谱分量RMS 值的比率，
可以分为宽带的SFDR（wideband SFDR）和窄带的SFDR（Narrowband SFDR），这里宽带的定义通常为从直流一直到奈奎斯特频率（即系统主频一半），窄带的频宽一般为±15KHz，±50KHz, ±250KHz, ±1MHz 等。
5． 残留相位噪声（Residual Phase Noise）
给定输出频率的条件下，一定频偏位置上的1Hz 带宽内的噪声功率与输出信号功率的比值，单位为dBc/Hz@xkHz。
表 1 为AD9956 输出19.7MHz 时候，不同频偏的情况下的相位噪声。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
