资料下载
×
基于SOC技术设计可复用的异步串行通信接口IP 核
消耗积分:2 |
格式:rar |
大小:134 |
2009-09-04
48674
分享资料个
基于SOC(system on chip)技术，利用VHDL 语言设计开发具有奇偶校
验功能、数据位和波特率可调的通用异步串行通信接口IP 核。该IP 核内置异步
接收和发送模块，可直接提供给其它SOC 系统设计者使用，减少SOC 系统设计的
工作量。
关键字： SOC VHDL 奇偶校验 波特率可调
SOC 的核心思想是IP 核复用,IP 核是设计者提供的具有特定功能和相关参数
描述的模块。为了加快SOC 芯片的设计速度，可将己有的专用IP 核在SOC 设计
中调用，从而简化设计，减少工作量。本文介绍利用VHDL 语言开发一个可复
用的通用异步串行通信接口IP 核。该IP 核内置控制寄存器，通过写入控制字节
设定UART 具体工作模式（设定波特率、选择有效数据位数以及是否采用奇偶
校验位），增加该IP 核的通用性和可移植性。
验功能、数据位和波特率可调的通用异步串行通信接口IP 核。该IP 核内置异步
接收和发送模块，可直接提供给其它SOC 系统设计者使用，减少SOC 系统设计的
工作量。
关键字： SOC VHDL 奇偶校验 波特率可调
SOC 的核心思想是IP 核复用,IP 核是设计者提供的具有特定功能和相关参数
描述的模块。为了加快SOC 芯片的设计速度，可将己有的专用IP 核在SOC 设计
中调用，从而简化设计，减少工作量。本文介绍利用VHDL 语言开发一个可复
用的通用异步串行通信接口IP 核。该IP 核内置控制寄存器，通过写入控制字节
设定UART 具体工作模式（设定波特率、选择有效数据位数以及是否采用奇偶
校验位），增加该IP 核的通用性和可移植性。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
