资料下载
×
EDA技术之VerilogHDL语言
消耗积分:0 |
格式:pdf |
大小:2182KB |
2017-05-21
诗成笑傲凌沧州
分享资料个
嵌入式基于altera的课件
Verilog HDL门级结构描述
用于门级描述关键字包括：not（非门）、and（与门）、 nand（与非门）、or（或门）、nor（或非门）、xor（异或门）、xnor（异或非门）、buf（缓冲器）以及bufif1、bufif0、 notif1、notif0等各种三态门。门级描述语句格式为 《门类型》 ［《驱动能力》 《延时》 ］（门实例列表）； nand #10 nd1（a，data，clock，clear）; 使用了一个名为nd1的与非门，输入为data、clock 、clear 。输出为a，输出与输入的延时为10个时间单位
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
