×

用CPLD驱动数码管显示

消耗积分:0 | 格式:rar | 大小:0.21 MB | 2017-09-01

分享资料个

　　用CPLD设计一个驱动六位数码管显示电路。用六个数码管接成一个六位数码管显示，将六数码管的a～g及小数点dp管脚并联在一起，数码管的阴极A1～A6定义为Vss0、Vss1、Vss2、Vss3、Vss4、Vss5。

　　时钟脉冲计数器的输出同时作为3线—6线译码器、八选一数据选择器地址码的输入。

　　时钟脉冲计数器的输出经过3线—6线译码器译码其输出信号接到八位数码管的阴极Vss0、Vss1、Vss2、Vss3、Vss4、Vss56端。要显示的数据信息A～H中哪一个，通过六选一数据选择器的地址码来选择，选择出的数据信息经七段译码器译码接数码管的a～g管脚。这样六个数码管就可以轮流显示六个数字，如果时钟脉冲频率合适，可实现八个数码管同时被点亮的视觉效果。

用CPLD驱动数码管显示

下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !