资料下载
×
FPGA入门系列实验教程之使用FPGA实现数码管动态显示的资料免费下载
消耗积分:0 |
格式:rar |
大小:0.42 MB |
2019-06-12
分享资料个
1.实验任务
实现开发板上 8 个数码管动态显示 0~7。通过这个实验，掌握采用 Verilog HDL语言编程实现 7 段数码管显示译码器以及数码管动态扫描显示的方法。
2. 实验环境
硬件实验环境为艾米电子工作室型号 EP2C8Q208C8 增强版开发套件。软件实验环境为 Quartus II 8.1 开发软件。
3. 实验原理
由于LED静态显示需要占用较多的I/O口，且功耗较大，因此在大多数场合通常不采用静态显示，而采用动态扫描的方法来控制LED数码管的显示。动态显示的特点是将所有位数码管的段选线并联在一起，由位选线控制是哪一位数码管有效。点亮数码管采用动态扫描显示。所谓动态扫描显示即轮流向各位数码管送出字形码和相应的位选，只要扫描显示速度够快，利用发光管的余辉和人眼视觉暂留作用，使人的感觉好像各位数码管同时都在显示。动态显示的亮度比静态显示要差一些，所以在选择限流电阻时应略小于静态显示电路中的。动态扫描显示时刷新频率最好大于50HZ，即没显示一轮的时间不超过20ms，每个数码管显示时间不能太长也不能太短，时间太长会影响刷新率，导致总体显示呈现闪烁的现象，时间太短发光二极管的电流导通时间也就短，会影响总体的显示亮度。一般控制在1ms左右最佳。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
