×

乘同余伪随机序列实现FPGA设计

消耗积分:0 | 格式:rar | 大小:0.22 MB | 2017-09-07

分享资料个

     针对一类乘同余运算，提出了一种快速算法。采用1个32位乘法、2个32位加法、少量移位操作和一个最高位分离操作方法，避免了连续减法和除法运算。
乘同余伪随机序列实现FPGA设计
下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !