×

DSP内嵌PLL中的CMOS压控环形振荡器设计

消耗积分:5 | 格式:rar | 大小:223 | 2009-12-26

1123127317

分享资料个

介绍了一种用于DSP 内嵌锁相环的低功耗、高线性CMOS 压控环形振荡器。电路
采用四级延迟单元来获得相位相差90°的正交输出时钟，每级采用调节电流源大小，改变电容放电速度的方式。基于SMIC 0.35μm CMOS 工艺模型的仿真结果表明，电路可实现2MHz 至90MHz 的频率调节范围，在中心频率附近具有很高的调节线性度，且总功耗仅为3.5mW。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !