资料下载
×
如何使用CPLD和Flas实现FPGA快速配置电路的设计
消耗积分:0 |
格式:rar |
大小:0.19 MB |
2018-10-24
分享资料个
介绍了采用CPLD和Flash器件对FPGA 实现快速并行配置，并给出了具体的硬件电路设计和关键模块的内部编程思路。
基于SRAM工艺的FPGA（现场可编程门阵列）具有集成度高、逻辑功能强等特点；应用FPGA进行数字电路设计，不但能减小电路的体积，提高系统运行的可靠性，而且其先进的开发工具可使电路设计和系统调试周期大大缩短；FPGA可无限次重复擦写，可使数字系统在线重新配置，设计更加灵活，功能更加强大。且易于更改和升级。由于FPGA中静态随机存储器（SRAM）掉电后数据会丢失，系统每次上电后需重新配置数据。如何快速、高效地将配置数据写入目标器件，并且保证其在掉电后再次上电能自动可靠地恢复配置，就成为整个系统的关键所在。本文就基于CPLD的FPGA并行数据配置方法和配置电路的设计进行初步的研究，并给出具体的硬件电路设计和关键模块的内部编程思路。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
