资料下载
×
如何进行FPGA设计FPGA设计向导资料免费下载
消耗积分:0 |
格式:rar |
大小:0.04 MB |
2018-11-02
分享资料个
1.考虑器件的资源，包括LE，ram资源，硬件乘法器，PLL，全局时钟网络等。
总体来说，对于FPGA设计，资源一定要留有余量，否则最后的时序收敛会比较困难。我认为使用80%左右是比较合适的。对于资源使用量在95%以上的设计，除了时序收敛，可能还会遇到一些你想不到的问题。
A. LE是5K到120K。要对设计需要的资源做一个估算，120K，对于大部分的应用，应该是一个很大的数字了。
B.ram资源为400K-3888Kbit.注意ram块的大小都是9Kbit，有些模块，比如fifo，实际上用不到9K的资源。但不管你用多少，都得占用一个ram（有些情况下占用0.5个ram）。所以ram的数量是否足够也得考虑。
C.乘法器的数量 23-288个。注意是18*18bit的乘法器。实际使用时，要看应用需要的乘法器精度是多少。
D.PLL的数量为2-4个。每个PLL可以输出5个时钟，一般的设计够用了。如果设计中的时钟很多，就得仔细考虑了。
E.全局时钟网络为10-20个。一般够用，如果设计中有很多时钟或者很多扇出（fan-out）很大的信号，比如复位信号，也得仔细考虑。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
