×

使用Cadence设计COMS低噪声放大器的详细资料说明

消耗积分:0 | 格式:rar | 大小:0.42 MB | 2019-06-20

分享资料个

  结合一个2 .4 GHz CMOS 低噪声放大器(LNA) 电路,介绍如何利用Cadence 软件系列中的IC 5 .1 .41 完成CMOS 低噪声放大器设计。首先给出CMOS 低噪声放大器设计的电路参数计算方法, 然后结合计算结果, 利用Cadence软件进行电路的原理图仿真,并完成了电路版图设计以及后仿真。仿真结果表明,电路的输入/输出均得到较好的匹配。由于寄生参数,使得电路的噪声性能有约3 dB 的降低。对利用Cadence 软件完成CMOS 射频集成电路设计,特别是低噪声放大器设计有较好的参考价值。

  Cadence Design Systems Inc .是全球最大的电子设计技术、程序方案服务和设计服务供应商。它的解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其他各类型电子产品的设计。Cadence 公司的电子设计自动化产品涵盖了电子设计的整个流程, 包括系统级设计、功能验证、IC 综合及布局布线、模拟和混合信号及射频IC 设计、全定制集成电路设计、IC 物理验证、PCB 设计和硬件仿真建模等。Cadence 软件支持自顶向下(Top-down) 的芯片设计, 是业界广泛采用的设计工具。该软件通过Li-brary CelI View 三级目录辅助芯片设计:

  (1) 设计者为自己要完成的系统任务建立新的Li-brary ;

  (2) 分析系统及其指标来确定系统的各个模块,每个模块对应于Library 中的一个Cell ;

  (3) 每个模块的设计包括电路(Schematic) 设计和版图(Layout) 设计,两者密不可分,电路图与版图都是模块中的View 。

  同时, Cadence 公司还提供设计方法教学服务,帮助客户优化其设计流程;提供设计外包服务,协助客户进新的市场领域。垂直解决方案是Cadence 为帮助IC 设计公司迅速建立设计架构,并获得更短、可预测性更高的设计周期而推出的独具特色的整套解决方案, 其目标是为了推动不同领域产品的开发步伐, 设计锦囊(Process Design Kit ,PDK) 是其重要组成部分。“锦囊”通过将验证方式和流程与IP 相结合的方式,更好地应对无线、网络和消费电子等不同领域在设计方面的挑战。通过采用“锦囊”,用户可将其宝贵的资源投入在差异化设计而不是基础设计方面。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !