聊聊SPD如何降低带内噪声及其工作原理

锁相环性能度量标准解读

分享一种STM32F407的锁相环PLL重新配置方法

锁相环性能度量标准

自偏置锁相环原理 自偏置锁相环测试

双通道锁相环结构设计

模拟IC设计原理图4：锁相环(PLL)的工作原理

模拟IC设计原理图3：数字分频器的原理和电路原理图

锁相环是如何得到电网电压相位和频率的？

如何在CCS6.2中调试SRF数字锁相环？

设计12GHz、超低相位噪声（0.09 ps rms抖动）锁相环

如何利用相位噪声分析程序和传递函数来降低锁相环的输出相位噪声？

关于相位锁定环(PLL)频率合成器的设计和分析

RA MCU CANFD的应用实例（下）

LVDS信号的信号传输

为何完全集成式转换环路器件可实现出色的相位噪声性能？

锁相环的基本原理、分类及应用

什么是FPGA？FPGA现场可编程门阵列的综合指南

射频电路的设计与实现

在模块化设计过程中编写testbench并仿真的方法介绍