FPGA在基站上的应用

信号完整性之反射(五)

从DDR3到LPDDR4(X)，看产品细分差异优化发展

介绍DDR3和DDR4最关键的一些技术

硬件的单元测试：DDR3测试

Novena开源计算机项目电路板、源代码设计

信号完整性仿真：DDR3/4/5系列地址信号端接优化对比

DDR、DDR2、DDR3、DDR4、LPDDR区别

关于DDR4信号质量测试 DDR4-DRAM的工作原理分析

Vivado DDR4仿真操作

Virtex7上DDR3的测试例程

DDR3管脚定义与布线规则

DDR3约束规则与IP核时钟需求

为低功耗、高性能通用FPGA树立行业“新标杆”

【紫光同创国产FPGA教程】【第十章】DDR3读写测试实验

浅谈PCB设计的DDR线宽和阻抗

PCB设计有多少线可以重来？

FLY-BY拓扑结构：阻抗不连续到了什么程度呢

关于DDR信号的如何去判断信号质量？

常规DDR3的布局需要满足哪些要求？