SDC是如何炼成的？create_generated_clock花式定义方法
讲讲Latch的功能？Timing Path如何分析？
如何做一条合格的path？同一条path在物理设计不同阶段的变化
FPGA设计-时序约束（理论篇）
时序分析的设计约束SDC怎么写呢？
中端设计在IC开发中的价值和思考
信号完整性基础--差分信号（二）
什么是低功耗设计呢？
S参数与串扰知识的讲解
时序分析的设计约束（SDC）
介绍当前比较常见的几种近邻搜索算法
介绍系统接口sdc
详细介绍下与时钟相关的命令
基于FPGA的综合技术分析（RTL分析、SDC约束和综合向导）
下载APP
搜索内容
