搜索内容
登录
UVM
0人关注
UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
...展开
158
文章
0
视频
26
帖子
19126
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
在验证环境中开发Checks和Coverage的步骤
2023-06-12
1372阅读
管理test case结束机制介绍
2023-06-11
595阅读
聊一聊所谓的Objection机制
2023-06-09
1952阅读
基于UVM验证环境开发测试流程
2023-06-09
941阅读
UVM中的uvm_do宏简析
2023-06-09
4801阅读
UVM driver和sequencer的通信
2023-06-07
1598阅读
把DUT的配置传递给UVM参考模型的步骤
2023-06-06
709阅读
UVM里的6个常见参数介绍分析
2023-06-06
4124阅读
Easier UVM Code Generator Part 4:生成层次化的验证环境
2023-06-06
1076阅读
如何在生成的代码中使用UVM Register Layer？
2023-06-05
673阅读
创建Environment类
2023-06-04
460阅读
创建agent的步骤
2023-06-01
802阅读
创建UVM Driver
2023-05-30
771阅读
创建UVM Driver的步骤
2023-05-30
978阅读
UVM验证环境开发之建模激励数据
2023-05-29
737阅读
层次化的UVM TLM连接
2023-05-29
633阅读
参数化接口和可重用VIP：第一部分
2023-05-29
643阅读
简化UVM寄存器模型的使用
2023-05-29
1164阅读
验证IP用户的期望：事务建模
2023-05-29
429阅读
UVM中的可重用序列
2023-05-29
647阅读
上一页
4
/
9
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
UHD
Protues
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
