搜索内容
登录
Verilog
31人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
716
文章
652
视频
949
帖子
114746
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
SystemVerilog实用知识点：覆盖率之Function Coverage
2023-06-04
1.1w阅读
数字设计笔试Verilog手撕代码—累加器
2023-06-02
4646阅读
介绍Verilog的2大类时序控制方法
2023-06-02
1914阅读
在Verilog中利用函数将重复性的行为级设计进行提取
2023-06-02
2128阅读
Verilog仿真激励举例
2023-06-02
2483阅读
设计Verilog时为什么要避免Latch的产生呢？
2023-06-02
3466阅读
谈谈Verilog/System Verilog和C的几种交互模式
2023-06-01
2847阅读
Verilog任务与函数的区别
2023-06-01
2447阅读
用Verilog函数实现一个数据大小端转换的功能
2023-06-01
3042阅读
Verilog编码风格的建议
2023-06-01
1589阅读
Verilog状态机的类型
2023-06-01
3041阅读
Verilog数值转换知识总结
2023-06-01
1967阅读
Verilog中阻塞和非阻塞赋值金规
2023-06-01
3136阅读
谈谈system Verilog 和C的交互
2023-05-31
1110阅读
Verilog除法器设计
2023-05-30
1959阅读
Verilog时钟分频知识总结
2023-05-30
3192阅读
常见的Verilog行为级描述语法
2023-05-30
2462阅读
一些有趣的数组相关的SystemVerilog约束
2023-05-30
1667阅读
在questasim里如何设置和查看种子值呢？
2023-05-29
2594阅读
介绍下Verilog系统完整的8种编译指令
2023-05-29
2865阅读
上一页
11
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
UHD
Protues
74ls74
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
