verilog中阻塞赋值和非阻塞赋值的区别

关于Vivado Non-project，我们应知道的一些问题

一种通用的Uart收发Verilog模块

混合编程中的模块命名与管理

System Verilog中的Mailboxes

SystemVerilog中的fork-join_none

SystemVerilog中的电平敏感事件控制

SystemVerilog中的Semaphores

SystemVerilog中的fork-join

SystemVerilog中的fork-join_any

FPGA技术之Verilog语法基本概念

SystemVerilog中的always语句块

Verilog中关于文件操作的系统任务

SystemVerilog中的“let”语法

SystemVerilog中的参数化类

SystemVerilog中的Protected成员

SystemVerilog中的“const”类属性

SystemVerilog中的类范围解析运算符(::)和“extern”

SystemVerilog中的Virtual Methods

SystemVerilog中的Virtual（Abstract）Class和Pure Virtual Method