ChannelExpert平台如何对DDR信号进行时域眼图仿真分析

DDR终端匹配电阻的长度多少合适？

多片DDR菊花链拓扑连接时末端的电阻都是起什么作用的呢？

介绍五种不同类型的存储器

什么是帧缓存？在FPGA上关于DDR的帧缓存介绍

基于5纳米技术的SoC设计功能挑战

复位那些小事—典型的软复位流程

DDR仿真和测试完美对应的经典案例

浅谈DDR SDRAM的Timing具体时序参数

AXI通道读写DDR的阻塞问题？

硬件电路设计之DDR电路设计(4)

硬件电路设计之DDR电路设计(3)

硬件电路设计之DDR电路设计(1)

低功耗双倍速率同步动态随机存取存储器介绍

简单认识双倍速率同步动态随机存取存储器

如何处理cache miss问题以提高加速器效率呢？

高性能SoC的“双引擎”—DDR与PCIe

用生成式AI设计芯片：解读时序图

什么是阻抗？如果阻抗不匹配会有什么不良后果呢？

基于瑞芯微RK3588的DDR内存电路设计