IAR Embedded Workbench 将支持RISC-V太空级处理器 NOEL-V

高云半导体将引入DSim Cloud作为高云半导体FPGA的EDA解决方案

Moku 云编译介绍

VHDL和Verilog中数组定义、初始化、赋值方法

智能行业将数据放在首位

芯片实现码代码的部分

Vivado仿真器进行混合语言仿真的一些要点

关于VHDL编码风格

Vivado BDC (Block Design Container)怎么用

开源工具SkiDL - 用Python来描述电路

使用Vivado仿真器进行混合语言仿真的一些要点

芯片开发语言为什么要用Chisel和Verilog

一文解析Vivado的三种封装IP的方式

VHDL与Verilog硬件描述语言如何用TestBench来进行仿真

Verilog HDL verilog hdl和vhdl的区别

Socionext将选用Flex Logix嵌入式eFPGA用于5G无线基站平台

浅析Vivado在非工程模式下的FPGA设计流程

Verilog有哪几个版本？怎样去写出它？

浅析modelsim 自动化 高效独立仿真含vivado IP核的工程

深度解读VHDL语言的卷积码和Viterbi译码的实现