资料下载
×
Systemviem仿真数字锁相环试验说明
消耗积分:0 |
格式:doc |
大小:51.86KB |
2021-09-30
分享资料个
Systemviem仿真数字锁相环试验说明-
一. 试验要求：
1. 用systemview设计并仿真一个完整的数字锁相环电路。
2. 试验条件设定
信号速率 10Hz
系统采样时钟设定：100Hz
2. 要求：
捕捉时间（即达到锁定状态所需时间）< 1s
同步之后的抖动每秒钟小于1次
频率的捕捉范围在正负0.5Hz
相位的捕捉范围不小于
同步后的相位偏差小于，即1/10周期的最大偏差范围
3. 实验报告要求
写出设计思路和电路图，给出简短说明（即证明为什么你所设计的锁相环可以进行捕获和跟踪）。
对试验结果进行分析，成功和不成功的因素，为什么。
希望写出对本次试验的意见和改进建议。或者有好的试验或电路的设计思路，都可以写在实验报告中，作为我们今后工作的参考。对于作者将考虑适当的加分。谢谢大家。
二、 试验注意事项
…………
部分文件列表
| 文件名 | 大小 |
| Systemviem仿真数字锁相环试验说明.doc | 280K |
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
