资料下载
×
快速高效的路由DDR4接口的PCB设计规范资料免费下载
消耗积分:2 |
格式:pdf |
大小:1.71 MB |
2019-07-28
sevep_007
分享资料个
今天的挑战
–少做多做，准时交货！
-产品达到所有性能和设计要求的上市时间
–通过高级接口（如xfi、xgmii、xaui、ddr4、pci Express）（PCIe？）提高设计复杂性
–需要一套先进的电气和物理约束
“连接点”的日子早已一去不复返了。
本文将：
–概述DDR4内存接口，包括需要遵守的拓扑和约束，以满足时间要求。
–讨论旨在快速高效地加快高速信号路由和调谐的新技术。
–这些技术可应用于组件突破、点对点路由和信号调优。
制定行动计划
建立稳定的PCB设计基础
–仔细规划部件放置和为销脱离预留空间（扇出）
–考虑到互连拓扑、路由和任何可能的测试要求，插针退出
–放置阶段的分割平面规划在电路板布线后太晚（电源完整性问题）
•设备之间的路线流规划对于任何设计的成功都至关重要。
–最直接的路线路径，以适应所有路线，包括保持所有设计间隙
–快速而精确的组件路由逃逸优化总线两侧的顺序
–使用交互式和自动方式，通过目标指导有效地完成时间安排。
最终，今天的设计要求您必须在早期设计阶段考虑路由关键连接，同时分配足够的空间以满足设计/匹配要求和路由拓扑
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
