资料下载
×
时序逻辑电路设计
消耗积分:10 |
格式:rar |
大小:1111 |
2009-03-18
李艳
分享资料个
时序逻辑电路的输出不但和当前输入有关，还与系统的原先状态有关，即时序电路的当前输出由输入变量与电路原先的状态共同决定。为达到这一目的，时序逻辑电路从某一状态进入下一状态时，必须首先设法“记住”原先的状态。作为时序逻辑电路的基本特征，时序逻辑电路应具有“记忆”功能。触发器是时序电路最常用的记忆元件。本章将首先介绍常用触发器的设计方法，然后介绍常用的时序电路：计数器、寄存器、移位寄存器、状态机等。
6.1 基本D触发器的设计
6.2 JK触发器
6.3 带异步复位/置位端的使能T触发器
6.4 基本计数器的设计
6.5 同步清零的计数器
6.6 同步清零的可逆计数器
6.7 同步预置数的计数器
6.8 带进制的计数器
6.9 基本移位寄存器的设计
6.10 同步预置数串行输出移位寄存器
6.11 循环移位寄存器
6.12 6位双向移位寄存器
6.13 有限状态机的设计
习题
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(2)
发评论
-
xiaofeng_2020
2020-11-08
0 回复 举报下载参考，谢谢~ 收起回复
-
2011-04-19
4 回复 举报设计要用，下下看看，谢谢。。 收起回复
- 相关下载
- 相关文章
