资料下载
×
应用于片上系统中低功耗IP核设计的自适应门控时钟技术
消耗积分:0 |
格式:其它 |
大小:1.11 MB |
2011-02-23
nana
分享资料个
摘要：门控时钟技术一直以来是降低芯片动态功耗的有效方法，文章结合片上系统（SOC）的结构特性和设计特点，分析已有的各种门控时钟技术的优缺点，指出这些缺点是SOC设计中严重障碍，随后抽象出IP核工作模型，提出了仅用非常简单的逻辑就可以方便应用于IP核的自适门控时钟技术，这种技术在不影响性能的前提下，可以根据IP核的应用状况自动开关时钟，不但可以降低动态功耗，还可以结合门控电源技术降低漏电功耗，对一款真实SOC中浮点IP核的改造实验表明，在不降低性能的前提下，可以平均降低62.2%的动态功耗，同时理论上平均降低70.9%的漏电功耗。
关键词：门控时钟；IP核；片上系统；低功耗设计
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
