×

用于在基于66AK2Gx的系统中提高存储器可靠性的DDR ECC设计

消耗积分:0 | 格式:zip | 大小:0.33 MB | 2022-09-06

莫循虎

分享资料个

此参考设计介绍高可靠性应用（基于 66AK2Gx 多内核 DSP + ARM 处理器片上系统 (SoC)）中具有纠错码 (ECC) 支持的双倍数据速率 (DDR) 存储器接口的系统注意事项。其中讨论系统接口、板硬件、软件、吞吐量性能和诊断过程，使开发人员能够快速实现基于高可靠性的解决方案。

特性
  • 优化的高速信号路由
  • 表面贴装 PCIe x1 插座
  • 交流耦合电容器布局示例
  • 建议的差分对间隔示例

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !