×

适用多功能数字钟(EDA技术课程设计)

消耗积分:0 | 格式:doc | 大小:1921KB | 2014-06-19

分享资料个

Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对适用多功能数字钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
gpslong 2014-06-28
0 回复 举报
有没有完整的原理图啊  看着有点累 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !