资料下载
×
Lattice_MachXO系列FPGA开发板电路原理图
消耗积分:0 |
格式:zip |
大小:0.03 MB |
2016-01-31
暗夜龙之吻
分享资料个
Lattice推出的MachXO系列非易失性无限重构可编程逻辑器件（PLD）是专门为传统上用CPLD或低密度的FPGA实现的应用而设计的。MachXO系列可编程逻辑器件将SRAM和闪存配置存储器组合在同一个器件中。SRAM存储单元控制MachXO可编程逻辑器件的逻辑进行工作，闪存用来存储配置数据。宽的数据路径连接两个存储器。上电时，通过宽总线从片上闪存将配置载入SRAM，电源稳定后，不到1ms的时间即可使用逻辑。
Lattice MachXO Std Eval Board Rev001 - TSK165B，好东西，喜欢的朋友可以下载来学习。
Lattice MachXO Std Eval Board Rev001 - TSK165B，好东西，喜欢的朋友可以下载来学习。
降低复杂性——无需再在CPLD和低密度FPGA之间痛苦选择，MachXO可实现胶合逻辑、总线连接、上电控制以及其他控制逻辑。
扩展接口——拥有高达271个I/O，是各类需要通用I/O扩展、接口桥接和上电管理功能的应用的理想选择。
无限可重构——单芯片解决方案，拥有后台可编程内部闪存，可通过TransFR™技术在系统配置时现场实时更新逻辑。
特性
高达27.6 Kbit的sysMEM™嵌入式RAM块以及7.7Kbit的分布式RAM
通过JTAG端口可在几毫秒内重新配置SRAM中的逻辑
IO支持LVCMOS、LVTTL、PCI、LVDS、Bus-LVDS、LVPECL、RSDS
每个器件拥有2个模拟PLL，可实现时钟倍频、分频和相移
可选TQFP、csBGA、caBGA和ftBGA封装
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
