资料下载
×
基于FPGA的高速PID智能控制的研究
消耗积分:5 |
格式:rar |
大小:213 |
2009-08-10
吴藩
分享资料个
介绍了一种基于FPGA 的高速单神经元自适应PID 智能控制器的设计方法。首先对
单神经元PID 控制的原理和设计中使用的算法进行分析，然后，对控制器进行VHDL 分层设计，设计模块主要包括权值修改模块、误差计算模块、权值产生模块和输出模块。在设计中主要对乘法模块和加法模块进行介绍，并对各个模块进行了优化的处理。仿真结果表明该方案是可行性，而且本文的设计利用的硬件资源少，也有很快的运行速度。同时改善了传统PID 控制器的控制性能。
在多种传统的控制理论中，PID 控制算法得到较为广泛的应用。其控制效果好，且具有
一定的鲁棒性，但是参数不能在线调整，只能针对某种既定的模型加以调节，对于一些参数时变、模型不确定的系统，控制效果就不甚理想。而神经网络具有自学习、自组织、联想记忆和并行计算等功能，受到控制界的关注，被广泛的应用于自动控制系统中[1]。因此，很多学者将神经网络与PID 的结合在一起进行控制，但主要是通过软件的方法进行仿真实验。
因此这种方法容易产生误差，而且运行的速度很慢不能够很好的进行实时的现场控制。而FPGA 作为一种新型的硬件平台，具有运行速度快，容易修改，结构灵活等特点。用FPGA进行设计单神经元网路，可以灵活的实现各种算术运算和学习规则。
在用 VHDL 语言[2]设计单神经元网路的加法运算时采用超前进位的方法，这种方法有很
快的运行速度。而在设计乘法运算时由于组合逻辑乘法器速度快，但占用的资源多，而时序逻辑乘法器占用资源少，但速度慢，因此本文采用一种折衷的方法进行设计，仿真实验结果表明，该方法使系统的运行速度的到了很大的提高并且占用的资源相对也比较少。在实际的控制中有很好的借鉴意义。
单神经元PID 控制的原理和设计中使用的算法进行分析，然后，对控制器进行VHDL 分层设计，设计模块主要包括权值修改模块、误差计算模块、权值产生模块和输出模块。在设计中主要对乘法模块和加法模块进行介绍，并对各个模块进行了优化的处理。仿真结果表明该方案是可行性，而且本文的设计利用的硬件资源少，也有很快的运行速度。同时改善了传统PID 控制器的控制性能。
在多种传统的控制理论中，PID 控制算法得到较为广泛的应用。其控制效果好，且具有
一定的鲁棒性，但是参数不能在线调整，只能针对某种既定的模型加以调节，对于一些参数时变、模型不确定的系统，控制效果就不甚理想。而神经网络具有自学习、自组织、联想记忆和并行计算等功能，受到控制界的关注，被广泛的应用于自动控制系统中[1]。因此，很多学者将神经网络与PID 的结合在一起进行控制，但主要是通过软件的方法进行仿真实验。
因此这种方法容易产生误差，而且运行的速度很慢不能够很好的进行实时的现场控制。而FPGA 作为一种新型的硬件平台，具有运行速度快，容易修改，结构灵活等特点。用FPGA进行设计单神经元网路，可以灵活的实现各种算术运算和学习规则。
在用 VHDL 语言[2]设计单神经元网路的加法运算时采用超前进位的方法，这种方法有很
快的运行速度。而在设计乘法运算时由于组合逻辑乘法器速度快，但占用的资源多，而时序逻辑乘法器占用资源少，但速度慢，因此本文采用一种折衷的方法进行设计，仿真实验结果表明，该方法使系统的运行速度的到了很大的提高并且占用的资源相对也比较少。在实际的控制中有很好的借鉴意义。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
