资料下载
×
基于CPLD的多通道数据采集系统设计
消耗积分:5 |
格式:rar |
大小:205 |
2009-09-01
分享资料个
设计了以CPLD 为核心处理芯片的多路数据采集系统，按照正确的时序直接
控制AD676和双端口RAM的工作, 所有这些功能都采用VHDL语言进行描述。
关键词：CPLD, AD676, VHDL语言, 双端口RAM，数据采集
在数字技术飞速发展的今天, 将各种模拟信号转化为数字信号再进行相应的处理, 不
仅可以提高系统性能, 还可以充分利用现代信号的各种处理算法。以往的多通道数字采集系统多数采用单片机、DSP等微处理器产生A/D转换芯片所需要的控制时序，以及通道转换所需要的时序逻辑信号，这样会占用CPU较多的时间，特别在有语音、图像处理的应用场合会影响整个系统的信号处理速度。
随着工艺水平的不断进步, 可编程器件CPLD (Complex Programmable Logical Device)
的速度和规模都有了很大的提高, 而且, 它们还具有集成度高、体积小、功耗低、设计灵活等优势, 这就为利用可编程器件实现高速的信号采集和处理开辟了道路。本文介绍基于CPLD的多通道数据采集系统设计方法，所需控制时序及地址译码等电路均有CPLD产生，并将转换结果放于双端口RAM中，CPU可随时从双端口RAM读取，以实现高速数据采集和处理。
控制AD676和双端口RAM的工作, 所有这些功能都采用VHDL语言进行描述。
关键词：CPLD, AD676, VHDL语言, 双端口RAM，数据采集
在数字技术飞速发展的今天, 将各种模拟信号转化为数字信号再进行相应的处理, 不
仅可以提高系统性能, 还可以充分利用现代信号的各种处理算法。以往的多通道数字采集系统多数采用单片机、DSP等微处理器产生A/D转换芯片所需要的控制时序，以及通道转换所需要的时序逻辑信号，这样会占用CPU较多的时间，特别在有语音、图像处理的应用场合会影响整个系统的信号处理速度。
随着工艺水平的不断进步, 可编程器件CPLD (Complex Programmable Logical Device)
的速度和规模都有了很大的提高, 而且, 它们还具有集成度高、体积小、功耗低、设计灵活等优势, 这就为利用可编程器件实现高速的信号采集和处理开辟了道路。本文介绍基于CPLD的多通道数据采集系统设计方法，所需控制时序及地址译码等电路均有CPLD产生，并将转换结果放于双端口RAM中，CPU可随时从双端口RAM读取，以实现高速数据采集和处理。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
