资料下载
×
基于FPGA的高速硬件防火墙报文检测系统设计
消耗积分:5 |
格式:rar |
大小:572 |
2009-09-08
张龙祥
分享资料个
在这篇论文中，我们介绍了一个基于 FPGA 的网络报文处理硬件平台并且分析了一种基于硬件的防火墙报文检测系统结构。目前的基于软件的防火墙计算量非常大并且不能够满足现代网络带宽的需要。而基于硬件的技术是加速网络处理的一个理想的办法。文章着重介绍了基于FPGA 的IP 报文过滤处理模块设计，它是基于硬件防火墙的核心处理部分。过滤处理采用关键字匹配策略的重要特征是利用CAM 作为处理单元。CAM 可以在超过2Gbps 的速度下进行线速的入侵检测报文查找。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
