资料下载
×
用内建自测试(BIST)方法测试IP核
消耗积分:5 |
格式:rar |
大小:161 |
2009-09-09
小峰
分享资料个
近几年基于预定制模块IP(Intellectual Property)核的SoC(片上系统)技术得到快速发展，各种功能的IP 核可以集成在一块芯片上，从而使得SoC 的测试、IP 核的验证以及IP 核相关性的测试变得非常困难，传统的测试和验证方法难以胜任。本文通过曼彻斯特编码译码器IP 核的设计、测试，介绍了广泛应用于IP 核测试的方法—内建自测试(Built-In Self Test )方法，强调了面向IP 测试的IP 核设计有关方法。
关键字：IP 核，内建自测试BIST，测试外壳（wrapper）。
为了尽快将专用电路投放市场，SoC 片上系统设计制造中普遍采用IP(Intellectual
Property)核技术，由各个IP 核组成高度集成的SoC 片上系统。由于集成的数字电路中仅有最顶层的输入输出引脚与外界相连，IP 核内部逻辑信号、IP 核模块之间的连接信号以及电路中的竞争冒险的测试无从下手，这些都给SoC 以及IP 核的测试带来了挑战。随着片上系统设计的日趋复杂化，设计的测试验证工作越发繁重，使用传统的基于模拟的方法对其进行验证已经不能满足设计需要。可以说SoC 以及IP 核的测试验证成为了SoC 技术发展的瓶颈，人们正在寻求其他的设计验证技术。其中较为理想的测试方法，就是在核的设计同时考虑并采取相关的测试设计，方便核的后端测试。本文以曼彻斯特编码器、译码器IP 核的测试设计为例，讨论了IP 核的内建自测试（BIST）方法。
关键字：IP 核，内建自测试BIST，测试外壳（wrapper）。
为了尽快将专用电路投放市场，SoC 片上系统设计制造中普遍采用IP(Intellectual
Property)核技术，由各个IP 核组成高度集成的SoC 片上系统。由于集成的数字电路中仅有最顶层的输入输出引脚与外界相连，IP 核内部逻辑信号、IP 核模块之间的连接信号以及电路中的竞争冒险的测试无从下手，这些都给SoC 以及IP 核的测试带来了挑战。随着片上系统设计的日趋复杂化，设计的测试验证工作越发繁重，使用传统的基于模拟的方法对其进行验证已经不能满足设计需要。可以说SoC 以及IP 核的测试验证成为了SoC 技术发展的瓶颈，人们正在寻求其他的设计验证技术。其中较为理想的测试方法，就是在核的设计同时考虑并采取相关的测试设计，方便核的后端测试。本文以曼彻斯特编码器、译码器IP 核的测试设计为例，讨论了IP 核的内建自测试（BIST）方法。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
