资料下载
×
一种基于 FPGA 的顺序迭代FFT 设计
消耗积分:5 |
格式:rar |
大小:170 |
2009-09-12
王杰
分享资料个
本文从顺序迭代的角度提出了一种高效的，容易实现的，占用资源少的FFT 算法结构， 通过合理的设计使得系统占资源少而且高效，同时亦足够简单。本文详细描述了整个设计，在精简程度、完全的流水化、控
制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点。
关键词：现场可编程器件(FPGA) 快速傅立叶变换(FFT) 超高速硬件描述语言(VHDL)
随着微电子技术的飞速发展，传统的可编程逻辑器件正在向大容量、高性能、低成本的方向发展，以CPLD/FPGA 为代表的可编程逻辑器件受到了世界范围内广大电子设计工程师的普遍欢迎，应用日益广泛。芯片集成度和速度的不断提高使得各种数字信号处理算法的硬件高速实现成为可能。随着各大厂商发布的越来越先进的EDA 工具软件，自动化设计程度随之提高。传统的 FFT 使用软件或DSP 实现。在高速处理的时候实时性比较难满足。因此使用FPGA实现FFT 算法能满足现代的高速运算要求。
制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点。
关键词：现场可编程器件(FPGA) 快速傅立叶变换(FFT) 超高速硬件描述语言(VHDL)
随着微电子技术的飞速发展，传统的可编程逻辑器件正在向大容量、高性能、低成本的方向发展，以CPLD/FPGA 为代表的可编程逻辑器件受到了世界范围内广大电子设计工程师的普遍欢迎，应用日益广泛。芯片集成度和速度的不断提高使得各种数字信号处理算法的硬件高速实现成为可能。随着各大厂商发布的越来越先进的EDA 工具软件，自动化设计程度随之提高。传统的 FFT 使用软件或DSP 实现。在高速处理的时候实时性比较难满足。因此使用FPGA实现FFT 算法能满足现代的高速运算要求。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
