资料下载
×
高速电路信号完整性分析与设计—信号完整性仿真
消耗积分:0 |
格式:rar |
大小:344 |
2009-10-06
sina_1668812033
分享资料个
高速电路信号完整性分析与设计—信号完整性仿真:仿真信号
仿真中有两类信号可称之为高速信号：
高频率的信号（>=50M)
上升时间tr很短的信号：
信号上升沿从20％～80％VCC的时间，一般是ns级或ps级快速边缘信号对信号完整性的影响
更大的SSN
更大的Crosstalk
更大的EMI
仿真任务
1、对时钟同步信号，仿真信号时序及信号质量，满足信号的建立时间、保持时间、小的过冲与振荡；
2、对异步信号，仿真信号质量，满足信号的单调性、过冲容限及小的振荡；
3、对平行走线的信号，仿真串扰，确定容忍的平行长度；
仿真原则
在仿真中，不能按典型情况仿真（Typical），必须按最恶劣情况（Worst Case）仿真，必须满足Datasheet中的最大最小值。
高速数字设计方法
高速数字设计方法
后仿真：
实际布线后的仿真，用于验证、检验仿真结果，是更加精确的仿真, 使用的是实际的布线参数。前仿真是按照理想的传输线来仿真的，而且前仿真只考虑了单网络的反射效应，没有也没办法将邻近传输线的串扰等因素考虑进来，另外在实际布线中会有穿层，导致阻抗的变化以及增加过孔等，这些都是在前仿真中无法计算进去的。因此在单板布线完成后，对一些关键的网络需要进行后仿真来验证，若后仿真不能满足时序的要求，那么需要对这类线进行重新仿真与布线，若布线空间已经很小，则可能要对板子的局部范围甚至整个板子重新布线。
仿真工具
Cadence公司与Mentor的的EDA软件，如Cadence公司的SpecctraQuest和SigXplor设计工具，这些工具可以仿真实际PCB设计中的各种物理参数，对系统中的信号完整性和时序(Timing)，串扰(Crosstalk)、EMI问题进行定量的分析。但是，对于1GHz以上的高速互连系统，仿真模型的精度问题成为主要问题。
仿真中有两类信号可称之为高速信号：
高频率的信号（>=50M)
上升时间tr很短的信号：
信号上升沿从20％～80％VCC的时间，一般是ns级或ps级快速边缘信号对信号完整性的影响
更大的SSN
更大的Crosstalk
更大的EMI
仿真任务
1、对时钟同步信号，仿真信号时序及信号质量，满足信号的建立时间、保持时间、小的过冲与振荡；
2、对异步信号，仿真信号质量，满足信号的单调性、过冲容限及小的振荡；
3、对平行走线的信号，仿真串扰，确定容忍的平行长度；
仿真原则
在仿真中，不能按典型情况仿真（Typical），必须按最恶劣情况（Worst Case）仿真，必须满足Datasheet中的最大最小值。
高速数字设计方法
高速数字设计方法
后仿真：
实际布线后的仿真，用于验证、检验仿真结果，是更加精确的仿真, 使用的是实际的布线参数。前仿真是按照理想的传输线来仿真的，而且前仿真只考虑了单网络的反射效应，没有也没办法将邻近传输线的串扰等因素考虑进来，另外在实际布线中会有穿层，导致阻抗的变化以及增加过孔等，这些都是在前仿真中无法计算进去的。因此在单板布线完成后，对一些关键的网络需要进行后仿真来验证，若后仿真不能满足时序的要求，那么需要对这类线进行重新仿真与布线，若布线空间已经很小，则可能要对板子的局部范围甚至整个板子重新布线。
仿真工具
Cadence公司与Mentor的的EDA软件，如Cadence公司的SpecctraQuest和SigXplor设计工具，这些工具可以仿真实际PCB设计中的各种物理参数，对系统中的信号完整性和时序(Timing)，串扰(Crosstalk)、EMI问题进行定量的分析。但是，对于1GHz以上的高速互连系统，仿真模型的精度问题成为主要问题。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
