资料下载
×
基于Nios2处理器的多媒体译码器
消耗积分:0 |
格式:rar |
大小:0.84 MB |
2017-09-07
分享资料个
本课题的设计目标是在H.264原型的基础七构造一个低成本、高性能的H.264译码器，该H.264以型是使用若干个小FPGA芯片构成的。H.264是具有计算能力、复杂的且先进的视频标准，用于实现较高的压缩比。
我们实现了一个宏块级流水线以达到高的吞时量。编码后的比特流包括每个宏模块数据。而且，宏模块级流水线在解析器与译码器的其余部分之间提供一个非常友好的界面。解析器的高级方块设计图如图所示。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
