TMS320LF2407 DSP控制器语音系统的设计方案

1 引言
　　随着信息技术和计算机技术的飞速发展，DSP技术也正以日新月异的速度应用到国民经济的各个领域。
　　TMS320LF240X系列DSP是美国德州仪器（TI）公司推出的一款16位定点数字信号处理器，它采用程序总线、数据总线分别独立并具有多条总线的哈佛结构体系，其数据和程序有各自独立的存储空间，这样的结构使数据吞吐率有很大提高；芯片内部包含多个处理单元；16×16位硬件乘法器；广泛采用深度流水线技术，以及特有的DSP指令，使得取址、译码和处理可同时进行，从而减少了指令执行时间，增强了DSP的处理能力；具有强大的内部事件管理器、10位A/D采样功能、I/O端口等丰富的外设接口。因此 DSP适用于高速、实时性的数据处理应用系统。
　　对于某一控制任务可能需要多个DSP相互合作完成或DSP作为主控制器来控制其他外围器件，这样DSP就需要和其他控制器频繁交换数据，此时，我们可以通过SPI口进行器件之间的高速数据交换，这种通信方式比起通过串行通讯接口（SCI）速度提高了近一倍。
　　2. SPI串行外设接口
　　DSP的串行外设接口（SPI）是一个高速同步串行输入/输出（I/O）口，它能使可编程长度（1“16位）的串行位流以可编程的位传输速率输入或输出器件。SPI口主要 通过4根线来完成通信，即：时钟线（SPICLK），主机输出/从机输入线（SPISIMO），主机输入/从机输出线（SPISOMI），SPI从发送使能 。它主要用于主从式系统中，一个主控制器可以带动几个从器件，或者一个主控制器可以和几个其他控制器构成多机系统，从器件的时钟是由主机给出，主机通过从发送使能信号来使同一时刻只有一个从器件和主机交换数据。从器件只有在主机发送命令时才向主机传送数据。
　　由于SPI接口是串行传输数据，所以要求通信两端的时序必须匹配。TMS320LF2407的SPI接口有4种时序，由芯片的SPICLK寄存器的4种时钟模式确定。这4种模式规定同步移出和移入数据位与时钟上/下触发沿及相位是否延迟的关系。
　　模式0――上升沿触发无延时：上升沿发送数据，紧接的下降沿接收数据。
　　模式1――上升沿触发有延时：上升沿前半个周期和紧接的下降沿之间发送数据，上升沿接收数据。
　　模式2――下降沿触发无延时：下降沿发送数据，紧接的上升沿接收数据。
　　模式3――下降沿触发有延时：下降沿前半个周期和紧接的上升沿之间发送数据，下降沿接收数据。
　　DSP可以根据系统中与之通信的芯片的具体特点来选择一个工作模式。
　　3. 硬件电路设计
　　语音模块的硬件电路设计必须保证语音信号输出的实时性，这里我们采用TI DSP系列的TMS320LF2407（以下简称2407），它高达30MIPS的处理能力足以满足语音的实时要求。语音采集和输出芯片采用的是TLC320AD50C（以下简称AD50），它是一款单5V电源供电、16位A/D和D/A高分辨率的可编程信号转换器。语音信号实时处理系统的主要功能是将话音通过MIC输入，然后经过差分放大、模拟带通滤波后，输入AD50，经采样，将数据再送入DSP中进行处理，最后再将处理完的语音数据经DAC，放大输出，最后驱动喇叭发声。
　　AD50是差分器件，从MIC输入的信号Vaudio经集成运放后变为差分输入2N*Vaudio，在对模拟信号进行数据采集以前，需要经过带通滤波器滤除带外杂波。由于话音的频率一般在3400Hz以下，而工频干扰一般为50Hz左右。所以设计了通带范围为300Hz～3400Hz的带通滤波器。该滤波器由两级二阶低通、两级二阶高通级联组成，采用多级反馈形式，具有巴特沃斯（butterworth）带内平坦的特性，这样可保证300～3400Hz的语音信号不失真地通过滤波器，不仅滤除带外的低频信号，以减少带外工频等分量的干扰，还将滤除带外的高次谐波，减少由于采样引起的混叠失真。
　　设计中AD50的功能实现是通过对其内部的4个寄存器进行编程来完成的，对这4个寄存器的访问与其他一些接口电路有所不同，它不是通过地址线选通寄存器，而是通过串行输入口（DIN）在二次通信的时刻将控制字输入到AD50中，对4个寄存器进行初始化。通过这种串行接口的初始化，可以达到对AD50进行编程的目的，可编程的功能还包括：复位、掉电、通信协议、信号采样率、增益控制等。
　　AD50和DSP交换数据时，数据流和控制流在串行线上一位一位的传输，我们通过分时复用传输线即一次串行通信和请求二次串行通信的方法来分辨是数据流还是控制流。使一次通信时DIN端口输入的16bit数据的LSB位为高，这样在特定模式下就发出了二次通信的请求。在二次通信过程中，16位控制字DIN引脚输入到AD50中来，对它的4个寄存器进行写操作，从而实现AD50的各个可编程控制。 基于SPI串行外设接口的特点，在硬件电路设计时考虑到采用的语音处理芯片AD50和2407的时序，配置AD50为主动模式，2407的SPI为从动模式。AD50的基准时序信号MCLK由DSP的系统时钟输出CLKOUT提供，AD50通过内部的PLL分频器将MCLK信号变成SCLK信号，SCLK信号即控制着串行数据流中字符内部位与位之间的定时关系。由于AD50不是标准的串行外设接口，根据 SPICLK端在从动方式下正常工作所需接收的信号波形，将AD50的FS引脚经非门引出，和SCLK相与，它们输出的时序信号和SPI的SPICLK端相连以达到控制两者时序同步的目的。
　　由于AD50是SPI通信接口的主动器件，为了更好地控制AD50，可将DSP的任意一个没有用到的通用I/O端口作为AD50的使能口，和AD50的PWDOWN端口相连，通过这个通用I/O口来控制AD50的启动和关闭。SPI的使能端SPISTE所要求的使能信号可以由AD50的FSD端口获得，通过对AD50的软件初始化，将FSD输出的使能信号略提前于一次通信的第一位数据的传送时刻，即可以实现在AD50和SPI传输数据的前一时刻将SPI使能。
　　4.软件设计
　　当系统要对语音信号进行处理时，首先要正确地初始化SPI和AD50。由于AD50属于DSP的外围器件，且不是标准的通信串口，所以不能象SPI一样通过直接向各寄存器置入初始化值而完成，而必须在AD50的二次通信时将原来置于SPI输出缓冲寄存器里的值，通过串行传输线送入AD50的串行输入端，以完成对AD50的初始化。
　　SPI初始化如下：
　　LDP #DP_PF2
　　LACL MCRB
　　OR #003CH
　　；配置SPI各个引脚为特殊功能方式
　　LDP #DP_PF1
　　SPLK #000FH，SPICCR
　　；配置SPI寄存器允许初始化，16位数据输出
　　SPLK #0003H，SPICTL
　　；从动方式，时钟方式为无延时的上升沿
　　SPLK #0002H，SPIBRR
　　；SPI波特率为10MHz （根据采样率确定波特率）
　　SPLK #008FH，SPICCR
　　；初始化结束，并关闭初始化使能位
　　在初始化AD50过程中，首先向AD50的DIN端口发送0000H，确保第二次向AD50发送字符时，AD50处于一次通信，然后发送一个0001引发二次通信，再分四次把命令字写入AD50，程序如下：
　　SPLK #0000H，SPIDAT
　　NOP
　　XMIT_RDY0：
　　；确保第二次向AD50发送字符时，AD50处于一次通信
　　BIT SPISTS，BIT6 ；等待数据
　　BCND XMIT_RDY1，NTC ；发送完
　　NOP
　　LACL SPIRXBUF
　　NOP
　　SPLK #0001H，SPIDAT ；开始初始化寄存器2
　　XMIT_RDY1：
　　BIT SPISTS，BIT6 ；等待数据
　　BCND XMIT_RDY1，NTC
　　；发送完，完成对AD的二次通信请求
　　NOP
　　LACL SPIRXBUF
　　NOP
　　SPLK #0210H，SPIDAT
　　；正式初始化寄存器2，（16 BIT ADC MODE ）
　　XMIT_RDY1_1：
　　BIT SPISTS，BIT6
　　；等待数据
　　BCND XMIT_RDY1_1，NTC
　　；发送完，完成对寄存器2的初始化
　　NOP
　　LACL SPIRXBUF
　　SPI将它要发送的数据放在SPIDAT（一个移位寄存器）内，当SPI的使能引脚SPISTE变低，且SPICLK时钟到来时，SPI便将SPIDAT内的数据通过移位的方式移出该寄存器，同时也以移位的方式将AD50发送的串行数据移入该寄存器。接收完后，SPI将接收到的数据复制到接收缓冲器SPIRXBUF，并将中断标志位置为1。DSP可以通过查询的方式不断查询这个位，当其变为1时，即表明一次数据传输已经结束，此时可以去处理这个数据。
　　DSP对语音信号进行处理时，可依据需要设计一些滤波器对其进行滤波处理，如FIR、IIR、FFT等。采用以上的硬件电路设计使得滤波器的频率可调，大大扩展了该语音处理模块的应用范围