资料下载
×
浅谈关于DSP的DMA控制技术
消耗积分:1 |
格式:rar |
大小:0.3 MB |
2017-10-24
分享资料个
TMS320C2XX是美国TI公司推出的一种低价格、高性能的16位定点运算数字信号处理器（DSP），它的性价比极高，目前已成为高档单片机的理想替代品，在通信、语音处理、军事、仪器仪表、图像处理等领域得到了广泛的应用。在以TMS320C2XX为核心的数字化语言学习系统中，为了满足系统的实时性要求，并且提高系统的音质和负载能力，声卡与存储器之间的数据传送已经不能采用程序查询控制方式，因此我们考虑采用直接存储器访问（DMA）控制。直接存储器访问控制是指数据传送时不需要CPU的介入，I/O设备和存储器直接交换信息。DMA方式的数据传送与程序查询方式的数据传送相比，具有数据传送速度高、I/O响应时间短、CPU额外开销小的明显优点。本文根据课题需要，通过分析TMS320C2XX使用保持（HOLD）操作的直接存储器访问（DMA）和DMA控制器8237-5的工作原理，解决了DSP芯片TMS320F206与DMA控制器8237-5的软、硬件接口问题，实现了DMA 在数字化语言学习系统中的应用。
1 TMS320C2XX使用HOLD操作的直接存储器访问
TMS320C2XX的HOLD操作允许对外部程序、数据以及I/O空间进行直接存储器访问。该过程由/HOLD和/HOLDA两个信号控制。
（1）/HOLD。外部设备可以把该引脚驱动到低电平从而请求对外部总线的控制。如果HOLD/INT1中断线被允许，那么将触发中断。
（2）/HOLDA。在响应/HOLD中断时，软件逻辑可以使处理器发出/HOLD应答信号，表示它将放弃对其外部总线的控制。根据 /HOLDA，外部地址信号（A15～A0）、数据信号（D15～D0）以及存储器控制信号（/PS，/DS，/BR，/STRB，R/W，/RD， /WE）被置为高阻状态。
在我们的设计中，HOLD/INT1中断服务子程序只用于HOLD操作以便控制DMA传送，因此DSP的中断控制寄存器（ICR）中的方式 （MODE）位置为0。此时，中断线INT1对下降沿和上升沿二者都敏感。当CPU检测到下降沿时，它完成正在执行的当前指令，然后迫使程序控制转到中断服务子程序。在成功的测试到MODE=0之后，此子程序执行IDLE（空闲）指令。根据IDLE，/HOLDA变为有效而外部总线被置为高阻状态。只有在检测到HOLD/INT1引脚上的上升沿之后，CPU才退出IDLE状态，/HOLDA变为无效，并使外部总线返回到正常状态。
HOLD操作的子程序将在本文最后结合具体示例中给出，应该注意的是：IDLE指令应当放在中断服务子程序内以便发出/HOLDA。同时要注意的是：中断程序代码禁止除HOLD/INT1之外的所有可屏蔽中断，从而允许/HOLDA和总线的安全恢复。
2 DMA控制器8237-5的工作原理
8237-5是一个高性能的40引脚双列直插式可编程DMA控制器芯片，可以方便地与DSP微处理器相连，实现外部设备与存储器之间的数据交换。其内部结构和引脚信号可参阅参考文献［2］。该控制器通过编程可提供多种类型的控制特性，以优化系统性能，增大数据吞吐量，最高数据传输速率可达 1.5MB/S。
DMA控制器实现DMA传送的控制原理可用图1的信息流示意图表示。现结合该图将DMA控制原理操作顺序说明如下：
①I/O设备准备好后，向DMA控制器（DMAC）发出DMA请求信号DMARQ。
②DMAC向CPU发出总线请求信号BUSRQ。
③按照预定的DMAC占用总线方式，CPU响应BUSRQ，向DMAC发出总线确认信号BUSAK。从这时起，CPU总线控制权交由DMAC接管，开始进入DMA有效周期，如图1中阴影部分所示。
④DMAC接管总线后，先向I/O设备发出DMA请求的响应信号DACK，表示允许外设进行DMA传送。然后按事先设置的初始地址和需传送的字节数，依次发送地址和读写命令，使RAM和I/O设备直接交换数据，直至全部数据交换完毕。
⑤DMA传送结束后，自动撤消向CPU的总线请求信号BUSRQ，从而使BUSAK和DACK相继变为无效，CPU又重新控制总线，恢复正常工作。
3 DSP与DMA控制器8237-5的接口电路
通过上述分析可以知道，DSP与8237-5的接口关键是要解决DSP的/HOLD、/HOLDA信号与8237-5的总线保持请求输出信号 HRQ（即BUSRQ）、总线保持响应输入信号HLDA（即BUSAK）之间的联系问题。图2给出DSP与8237-5的接口电路。
1 TMS320C2XX使用HOLD操作的直接存储器访问
TMS320C2XX的HOLD操作允许对外部程序、数据以及I/O空间进行直接存储器访问。该过程由/HOLD和/HOLDA两个信号控制。
（1）/HOLD。外部设备可以把该引脚驱动到低电平从而请求对外部总线的控制。如果HOLD/INT1中断线被允许，那么将触发中断。
（2）/HOLDA。在响应/HOLD中断时，软件逻辑可以使处理器发出/HOLD应答信号，表示它将放弃对其外部总线的控制。根据 /HOLDA，外部地址信号（A15～A0）、数据信号（D15～D0）以及存储器控制信号（/PS，/DS，/BR，/STRB，R/W，/RD， /WE）被置为高阻状态。
在我们的设计中，HOLD/INT1中断服务子程序只用于HOLD操作以便控制DMA传送，因此DSP的中断控制寄存器（ICR）中的方式 （MODE）位置为0。此时，中断线INT1对下降沿和上升沿二者都敏感。当CPU检测到下降沿时，它完成正在执行的当前指令，然后迫使程序控制转到中断服务子程序。在成功的测试到MODE=0之后，此子程序执行IDLE（空闲）指令。根据IDLE，/HOLDA变为有效而外部总线被置为高阻状态。只有在检测到HOLD/INT1引脚上的上升沿之后，CPU才退出IDLE状态，/HOLDA变为无效，并使外部总线返回到正常状态。
HOLD操作的子程序将在本文最后结合具体示例中给出，应该注意的是：IDLE指令应当放在中断服务子程序内以便发出/HOLDA。同时要注意的是：中断程序代码禁止除HOLD/INT1之外的所有可屏蔽中断，从而允许/HOLDA和总线的安全恢复。
2 DMA控制器8237-5的工作原理
8237-5是一个高性能的40引脚双列直插式可编程DMA控制器芯片，可以方便地与DSP微处理器相连，实现外部设备与存储器之间的数据交换。其内部结构和引脚信号可参阅参考文献［2］。该控制器通过编程可提供多种类型的控制特性，以优化系统性能，增大数据吞吐量，最高数据传输速率可达 1.5MB/S。
DMA控制器实现DMA传送的控制原理可用图1的信息流示意图表示。现结合该图将DMA控制原理操作顺序说明如下：
①I/O设备准备好后，向DMA控制器（DMAC）发出DMA请求信号DMARQ。
②DMAC向CPU发出总线请求信号BUSRQ。
③按照预定的DMAC占用总线方式，CPU响应BUSRQ，向DMAC发出总线确认信号BUSAK。从这时起，CPU总线控制权交由DMAC接管，开始进入DMA有效周期，如图1中阴影部分所示。
④DMAC接管总线后，先向I/O设备发出DMA请求的响应信号DACK，表示允许外设进行DMA传送。然后按事先设置的初始地址和需传送的字节数，依次发送地址和读写命令，使RAM和I/O设备直接交换数据，直至全部数据交换完毕。
⑤DMA传送结束后，自动撤消向CPU的总线请求信号BUSRQ，从而使BUSAK和DACK相继变为无效，CPU又重新控制总线，恢复正常工作。
3 DSP与DMA控制器8237-5的接口电路
通过上述分析可以知道，DSP与8237-5的接口关键是要解决DSP的/HOLD、/HOLDA信号与8237-5的总线保持请求输出信号 HRQ（即BUSRQ）、总线保持响应输入信号HLDA（即BUSAK）之间的联系问题。图2给出DSP与8237-5的接口电路。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
