资料下载
×
PSoC3 UDB的异步SRAM读写控制
消耗积分:0 |
格式:rar |
大小:0.40 MB |
2017-10-30
分享资料个
Cypress PSoC3 使用基于单循环流水线的高性能 8051 内核 （67MHz/33MIPS），提供
业界广泛采用的 5.5V 至 0.5V 电压范围和低至 200nA 的休眠电流，可以满足极低功耗的应
用场合。PSoC3 的高性能模拟子系统和数字系统都拥有可编程通路，允许将任何模拟或数
字信号（包括可编程时钟）分配到任何通用 I/O 引脚，这为使用者提供了真正的“系统级”可
编程能力。
PSoC3中SRAM的容量最大为12KB（3个4KB块），8051CPU和DMA控制器均可访问
SRAM。如果访问不同的4KB块，8051和DMA控制器可同时访问SRAM。图1为PSoC3访问
片上SRAM
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
